Del NA Chip Flash Memory DPLL IC de MT9044AL sincronizador del sistema T1/E1/OC3

CHIP CI MT9044AL - MITEL NETWORKS CORPORATION DE MEMORIA FLASH - SINCRONIZADOR DEL SISTEMA T1/E1/OC3

Detalle rápido:

Sincronizador del sistema T1/E1/OC3

Descripción:

El sincronizador del sistema de MT9044 T1/E1/OC3 contiene un lazo sincronizado en fase digital (DPLL), que proporciona la sincronización y las señales de sincronización para del multitrunk los vínculos primarios de la transmisión de la tarifa T1 y E1 y los vínculos STS-3/0C3.

El MT9044 genera el reloj de ST-BUS y las señales que enmarcan que es sincronizado en fase una referencia de la entrada a 2.048MHz, a 1.544MHz, o a 8kHz.

El MT9044 es obediente con AT&T TR62411 y el estrato 3 de Bellcore GR-1244-CORE, el estrato 4 aumentado, y el estrato 4; y ETSI ETS 300 011. Resolverá la inquietud/vaga tolerancia, inquietud/vaga transferencia, inquietud intrínseca/vaga, exactitud de la frecuencia, gama de la captura, cuesta del cambio de fase, frecuencia del mantenimiento y los requisitos de MTIE para estos cationes del fi del speci.

Usos:

• Ayudas AT&T TR62411 y estrato 3, estrato 4 de Bellcore GR-1244-CORE

Aumentado y estrato 4 que miden el tiempo para DS1interfaces

• Tipo relojes de las ayudas ITU-T G.812 de IV para los interfaces de 1.544 kbit/s y los interfaces de 2.048 kbit/s

• ETSI ETS 300 011 de las ayudas, TBR 4, TBR 12 y TBR 13 que mide el tiempo para los interfaces E1

• Señales de referencia a elección de la entrada 1.544MHz, 2.048MHz o 8kHz

• Proporciona C1.5, el C2, C3, C4, C6, C8, C16, y C19 (reloj STS-3/OC3 dividido por 8) las señales de reloj de la salida

• Proporciona 5 diversos estilos de los pulsos que enmarcan de 8 kilociclos

• Exactitud de la frecuencia del mantenimiento de 0,05 PPM

• Indicación del mantenimiento

• Attenuates vaga de 1.9Hz

• Proporciona la corrección del error del intervalo de tiempo (LAZO)

• Acepta entradas de referencia a partir de dos fuentes independientes

• Exploración del límite de JTAG

Especificaciones: