Supervisor de la CPU de IC de memoria Flash de X5043PZ SPI con 4k Spi Eeprom

CHIP CI X5043PZ - INTERSIL CORPORATION de MEMORIA FLASH - SUPERVISOR de la CPU CON 4K SPI EEPROM

Detalle rápido:

Supervisor de la CPU con 4K SPI EEPROM


Descripción:

Estos dispositivos combinan cuatro funciones populares, Poder-en control de reset, reloj de vigilancia, la supervisión del voltaje de fuente, y la cerradura del bloque para proteger memoria serial de EEPROM en un paquete. Esta combinación baja coste de sistema, reduce requisitos de espacio del tablero, y confiabilidad de los aumentos.
La aplicación de poder al dispositivo activa poder-en el circuito del reset que sostiene RESET/RESET activo por un periodo de tiempo. Esto permite que la fuente y el oscilador de alimentación se estabilicen antes de que el procesador ejecute código.
El reloj de vigilancia proporciona un mecanismo independiente de la protección para los microcontroladores. Cuando el microcontrolador no puede recomenzar un contador de tiempo dentro de un intervalo a elección del tiempo hacia fuera, el dispositivo activa la señal de RESET/RESET. El usuario selecciona el intervalo a partir de tres valores preestablecidos. Una vez que está seleccionado, el intervalo no cambia, incluso después el ciclo del poder.
El conjunto de circuitos de la detección del punto bajo VCC del dispositivo protege el sistema del usuario contra las condiciones de la baja tensión, reajustando el sistema cuando las caídas VCC debajo del punto mínimo del viaje VCC.
RESET/RESET se afirma hasta VCC vuelve al nivel de funcionamiento apropiado y se estabiliza. Cuatro el estándar industrial VTRIPthresholds está disponible, sin embargo, los circuitos únicos de Intersil permiten que el umbral sea reprogramado para cumplir disposiciones aduaneras o para ajustar el umbral para los usos que requieren una precisión más alta.
La porción de la memoria del dispositivo es un serial del Cmos
Arsenal de EEPROM con la protección de la cerradura del bloque de Intersil. El arsenal internamente se organiza como 512 x 8. El dispositivo ofrece un protocolo serial del interfaz periférico (SPI) y del software permitiendo la operación en un autobús de cuatro cables simple.
El dispositivo utiliza la célula directa propietaria de Write™ de Intersil, proporcionando una resistencia mínima de 100.000 ciclos y una retención mínima de los datos de 100 años.


Usos:

• Bajo aserción de la detección VCC y del reset
- Cuatro voltajes estándar 4.63V, 4.38V, 2.93V, 2.63V del umbral del reset
- Reprograme el voltaje del umbral del reset del punto bajo VCC usando secuencia programada especial.
- Señal de reset válida a VCC = 1V
• Reloj de vigilancia a elección del Time Out
• Batería de larga vida con el bajo consumo de energía
- <50>
- <10>
• 4Kbits de EEPROM-1M Write Cycle Endurance
• Ahorre los datos críticos con la memoria de Lock™ del bloque
- No proteja 1/4, el 1/2, todo el o ninguno arsenal de EEPROM
• Inadvertidos incorporados escriben la protección
- Write permitir el cierre
- Perno de la protección de escritura
• Interfaz de SPI - tarifa de reloj 3.3MHz
• Minimice el tiempo programado
- la página 16-byte escribe modo
- 5ms escriben la duración de ciclo (típica)
• Paquetes disponibles
- 8 Ld MSOP, 8 Ld SOIC, 8 Ld PDIP
- 14 Ld TSSOP
• El más Pb-libre recuece disponible (RoHS obediente)


Especificaciones: